Eric 6月17日消息，台积电于美国当地时间16日举办2022年北美技术论坛，会中揭示先进逻辑技术、特殊技术、以及三维集成电路（3D IC）技术的最新创新成果，首次推出采用纳米片晶体的下一代先进N2制程技术，以及支持N3与N3E制程的TSMC FINFLEX™技术。
技术论坛主要的技术焦点包括：
支持N3及N3E的TSMC FINFLEX™技术——
台积电领先业界的N3技术预计于2022年下半年进入量产，并将搭配创新的TSMC FINFLEX™构架，提供芯片设计人员无与伦比的灵活性。
TSMC FINFLEX™技术提供多样化的标准元件选择：3-2鳍结构支持超高性能、2-1鳍结构支持最佳功耗效率与晶体管密度、2-2鳍结构则是支持平衡两者的高效性能。TSMC FINFLEX™构架能够精准协助客户完成符合其需求的系统单晶片设计，各功能内存块采用最优化的鳍结构，支持所需的性能、功耗与面积，同时整合至相同的芯片上。
N2技术——
台积公司N2技术自N3大幅往前推进，在相同功耗下，速度增快10~15%，或在相同速度下，功耗降低25~30%，开启了高效性能的新纪元。N2将采用纳米片晶体管构架，使其性能及功耗效率提升一个世代，协助台积客户实现下一代产品的创新。除了行动运算的基本版本，N2技术平台亦涵盖高性能版本及完备的小芯片整合解决方案。N2预计于2025年开始量产。
扩大超低功耗平台 推出N6e技术——
台积公司于2020年技术论坛揭示N12e技术，奠基于此项技术的成功，台积公司正在开发下一世代 N6e 技术，主要提供边缘人工智慧及物联网装置所要求的运算能力及能源效率。N6e将以台积公司先进的7纳米制程为基础，其逻辑密度可望较N12e多三倍。N6e将成为台积公司超低功耗平台的一环，此平台完备的组合涵盖逻辑、射频、模拟、嵌入式非挥发性內存、以及电源管理IC解决方案，支持边缘人工智慧与物联网应用。
TSMC 3DFabric™三维硅晶堆叠解决方案——
台积公司展示客户所推出的两项突破性创新，各应用系统整合芯片堆叠（TSMC-SoIC™）解决方案：
全球首颗以TSMC-SoIC™为基础的中央处理器，采用芯片堆叠于晶圆之上（Chip-on-Wafer，CoW）技术来堆叠 三级缓存静态随机存取內存 。
创新的智慧处理器，采用晶圆堆叠于晶圆之上（Wafer-on-Wafer，WoW）技术堆叠于深沟槽电容芯片之上。
支持CoW及WoW的N7芯片已经量产，N5技术支持预计于2023年完成。
为了满足客户对于系统整合芯片及其他台积公司3DFabric™系统整合服务的需求，全球首座全自动化3DFabric™晶圆厂预计于2022年下半年开始生产。
.jpg)
